第一步
一句话需求
打开 Cirona，在右边对话框里输入一行 SPEC。
DC gain ≥ 70 dB, GBW 50 MHz, phase margin > 60°, 负载电容 = 1 pF, 功耗 < 500 µW; 工艺 vpdk180nm, Vdd = 1.8 V
怎么用
一颗 OTA，从 spec 到 schematic
第二步
AI 推导拓扑和 sizing
AI 自动查 Pack 知识库，从 SPEC 推回每颗管子的 W/L。
Cirona 自动查找 Pack 知识库里的 OTA 设计流程，AI 根据 SPEC 选择拓扑结构，从 GBW 倒推 gm，从功耗倒推电流，按管子角色分配 headroom，等等，查表得到 W/L。
每一步公式和思考过程都有理有据。用户根据过程交互，可随时打断和调整。
第三步
输出原理图
电路网表自动写好，点一下「原理图切换」图标。
网表自动渲染成原理图，方便工程师审查电路设计。
第四步
仿真验证
工程师确认原理图没有问题之后，Cirona 自动写 Testbench，自动执行仿真。
跑完仿真，每颗管子的 gm、ID、Vds、Vov 列在表格里，饱和与否一眼看到。Bode 图、瞬态波形、节点电压在该出现的地方自然出现。
第五步
迭代优化
10 个变量做参数优化这种事，以前你写 wrapper 跑 batch 守一晚上。
现在一句话：
起一个 80 trial 的优化任务，GBW 最大化，DC gain ≥ 70 dB，PM > 60°，并发 4 路。
内置贝叶斯 ／ CMA-ES ／ NSGA-II 多目标优化等优化算法，你看到的是「增益 vs 功耗 vs 带宽」的真实可达边界，而不是单点解。
第六步
这次的经验留下来
设计完一颗带消零电阻 Two-Stage Miller 放大器，点一下 Pack Creator。
这次的网表、bias 策略、踩过的坑就被打包成一个 Pack。下次遇到同样拓扑，装上你的 Pack，AI 无缝达成设计。
全程 Cirona 跑 80% 的执行：推导 sizing、写 testbench、参数调优、数据整理。但关键决策由工程师拍板：架构方向、spec 取舍、仿真内容。所有中间产物以工程师能审的形式呈现：原理图、表格、Bode 图等。
Cirona 是助手，帮你解决繁琐的活；核心还是工程师的思想。
